pud埠

① 關於AVR單片機IO口配置轉換的問題

做試來驗啊，這個沒別的更好的辦自法。
入PINx的值會隨外部電路輸入高低電平變化而變化，因為它此時屬於輸入狀態，能讀入引腳電平；而所謂的高阻態只是相對於輸出來說的，輸出進入高阻態，並不影響輸入，即PINx的讀入。
一次我搭了一個鍵盤電路，沒有使用上拉電阻，且DDRx、PORTx分別配置為0、0，發現PINx的值由於外界干擾而不停地改變；而DDRx、PORTx分別配置為0、1發現PINx的值不再受外界干擾（內部上拉電阻使能了），而是受鍵盤的正常控制。綜上所述，讀入PINx的值會隨外部電路輸入高低電平變化而變化。

② PIC單片機中 GPPU弱上拉使能位 有什麼用處

比較弱來的上拉。一般用在和外圍器自件的通訊上，比如IIC匯流排等，但不能用於需要驅動能力的上拉應用中。

所有埠引腳的預設方式均為漏極開路。每個埠引腳都有一個內部弱上拉部件，在預設情況下該上拉器件被使能，在引腳與VDD 之間提供阻性連接（約100 k?）。弱上拉部件可以被總體禁止，通過向弱上拉禁止位（WEAKPUD，XBR2.7）寫『1』實現。當任何引腳被驅動為邏輯『0』時，弱上拉自動取消；即輸出引腳不能與其自身的上拉部件沖突。對於埠1 的引腳，將引腳配置為模擬輸入時上拉部件也可以被明確禁止。

③ 弱上拉是什麼意思

每個埠引腳都有一個內部弱上拉部件，在預設情況下該上拉器件被使專能，在引腳與VDD 之間提供阻屬性連接（約100 k）。

弱上拉部件可以被總體禁止，通過向弱上拉禁止位（WEAKPUD，XBR2.7）寫『1』實現。當任何引腳被驅動為邏輯『0』時，弱上拉自動取消；即輸出引腳不能與其自身的上拉部件沖突。對於埠1 的引腳，將引腳配置為模擬輸入時上拉部件也可以被明確禁止。

在推挽方式，向埠數據寄存器中的相應位寫邏輯『0』將使埠引腳被驅動到GND，寫邏輯『1』將使埠引腳被驅動到VDD。在漏極開路方式，向埠數據寄存器中的相應位寫邏輯『0』將使埠引腳被驅動到GND，寫邏輯 『1』將使埠引腳處於高阻狀態。

④ avr 單片機內部AD中SFIOR寄存器的使用

當寄存器SFIOR 的上拉禁止位PUD 置位
時所有埠引腳的上拉電阻都被禁止。

⑤ 原件接地埠用的引腳是什麼意思

每個埠引腳都有一個內部弱上拉部件，在預設情況下該上拉器件被使能，在引腳回與VDD 之間提供阻性答連接（約100 k）。

弱上拉部件可以被總體禁止，通過向弱上拉禁止位（WEAKPUD，XBR2.7）寫『1』實現。當任何引腳被驅動為邏輯『0』時，弱上拉自動取消；即輸出引腳不能與其自身的上拉部件沖突。對於埠1 的引腳，將引腳配置為模擬輸入時上拉部件也可以被明確禁止。

在推挽方式，向埠數據寄存器中的相應位寫邏輯『0』將使埠引腳被驅動到GND，寫邏輯『1』將使埠引腳被驅動到VDD。在漏極開路方式，向埠數據寄存器中的相應位寫邏輯『0』將使埠引腳被驅動到GND，寫邏輯 『1』將使埠引腳處於高阻狀態。

⑥ AVR埠操作

PORTA = 0x03;DDRA = 0x03;
初始化使抄用了這兩條語句，就可以保證上拉電阻使能（當然還有一條指令必須要：SFIOR&=~(1<<PUD); 即SFIOR寄存器中的PUD位置0）
這樣即使DDRA = 0x03;或設置為輸入還是輸出， 上拉電阻也是使能的。

⑦ DSP28335的GPBPUD疑問，寄存器介紹是上拉使能，如果用IO輸入的話，難得就不需要外部上拉電阻么

我沒用過28335得，不過用的f2812，其內部帶上拉，不需要設置上拉使能，跟你這個不同。還有io引腳方向配置設了嗎？也就是配置成輸入或者輸出埠。一般內有上拉，外部不需要再拉。

⑧ 什麼是IO口的三態

三態指的是「高電平、低電平、高阻態」。

當埠設為輸入時：
1）如果設為上拉內，則當容外部為低時，有電流流出，屬非「高阻態」情況；
2）如果設為無上拉（PORTxn=0或PUD=1），這兩種情況下，無電流進、出，屬於「高阻態」，原文是Tri-state(Hi-Z)。