pud端口

① 关于AVR单片机IO口配置转换的问题

做试来验啊，这个没别的更好的办自法。
入PINx的值会随外部电路输入高低电平变化而变化，因为它此时属于输入状态，能读入引脚电平；而所谓的高阻态只是相对于输出来说的，输出进入高阻态，并不影响输入，即PINx的读入。
一次我搭了一个键盘电路，没有使用上拉电阻，且DDRx、PORTx分别配置为0、0，发现PINx的值由于外界干扰而不停地改变；而DDRx、PORTx分别配置为0、1发现PINx的值不再受外界干扰（内部上拉电阻使能了），而是受键盘的正常控制。综上所述，读入PINx的值会随外部电路输入高低电平变化而变化。

② PIC单片机中 GPPU弱上拉使能位 有什么用处

比较弱来的上拉。一般用在和外围器自件的通讯上，比如IIC总线等，但不能用于需要驱动能力的上拉应用中。

所有端口引脚的缺省方式均为漏极开路。每个端口引脚都有一个内部弱上拉部件，在缺省情况下该上拉器件被使能，在引脚与VDD 之间提供阻性连接（约100 k?）。弱上拉部件可以被总体禁止，通过向弱上拉禁止位（WEAKPUD，XBR2.7）写‘1’实现。当任何引脚被驱动为逻辑‘0’时，弱上拉自动取消；即输出引脚不能与其自身的上拉部件冲突。对于端口1 的引脚，将引脚配置为模拟输入时上拉部件也可以被明确禁止。

③ 弱上拉是什么意思

每个端口引脚都有一个内部弱上拉部件，在缺省情况下该上拉器件被使专能，在引脚与VDD 之间提供阻属性连接（约100 k）。

弱上拉部件可以被总体禁止，通过向弱上拉禁止位（WEAKPUD，XBR2.7）写‘1’实现。当任何引脚被驱动为逻辑‘0’时，弱上拉自动取消；即输出引脚不能与其自身的上拉部件冲突。对于端口1 的引脚，将引脚配置为模拟输入时上拉部件也可以被明确禁止。

在推挽方式，向端口数据寄存器中的相应位写逻辑‘0’将使端口引脚被驱动到GND，写逻辑‘1’将使端口引脚被驱动到VDD。在漏极开路方式，向端口数据寄存器中的相应位写逻辑‘0’将使端口引脚被驱动到GND，写逻辑 ‘1’将使端口引脚处于高阻状态。

④ avr 单片机内部AD中SFIOR寄存器的使用

当寄存器SFIOR 的上拉禁止位PUD 置位
时所有端口引脚的上拉电阻都被禁止。

⑤ 原件接地端口用的引脚是什么意思

每个端口引脚都有一个内部弱上拉部件，在缺省情况下该上拉器件被使能，在引脚回与VDD 之间提供阻性答连接（约100 k）。

弱上拉部件可以被总体禁止，通过向弱上拉禁止位（WEAKPUD，XBR2.7）写‘1’实现。当任何引脚被驱动为逻辑‘0’时，弱上拉自动取消；即输出引脚不能与其自身的上拉部件冲突。对于端口1 的引脚，将引脚配置为模拟输入时上拉部件也可以被明确禁止。

在推挽方式，向端口数据寄存器中的相应位写逻辑‘0’将使端口引脚被驱动到GND，写逻辑‘1’将使端口引脚被驱动到VDD。在漏极开路方式，向端口数据寄存器中的相应位写逻辑‘0’将使端口引脚被驱动到GND，写逻辑 ‘1’将使端口引脚处于高阻状态。

⑥ AVR端口操作

PORTA = 0x03;DDRA = 0x03;
初始化使抄用了这两条语句，就可以保证上拉电阻使能（当然还有一条指令必须要：SFIOR&=~(1<<PUD); 即SFIOR寄存器中的PUD位置0）
这样即使DDRA = 0x03;或设置为输入还是输出， 上拉电阻也是使能的。

⑦ DSP28335的GPBPUD疑问，寄存器介绍是上拉使能，如果用IO输入的话，难得就不需要外部上拉电阻么

我没用过28335得，不过用的f2812，其内部带上拉，不需要设置上拉使能，跟你这个不同。还有io引脚方向配置设了吗？也就是配置成输入或者输出端口。一般内有上拉，外部不需要再拉。

⑧ 什么是IO口的三态

三态指的是“高电平、低电平、高阻态”。

当端口设为输入时：
1）如果设为上拉内，则当容外部为低时，有电流流出，属非“高阻态”情况；
2）如果设为无上拉（PORTxn=0或PUD=1），这两种情况下，无电流进、出，属于“高阻态”，原文是Tri-state(Hi-Z)。